Die Désirée-Kartoffel (manchmal Desirée oder Desiree genannt) ist eine rothäutige Hauptkultur die ursprünglich in den Niederlanden 1962 gezüchtet wurde. Sie hat gelbes Fleisch mit einem besonderen Geschmack und ist wegen seiner Resistenz gegen Trockenheit ein Favorit bei Zuteilungsträgern und ist ziemlich resistent gegen Krankheiten. [1] Es ist eine vielseitige, ziemlich wachsartige Sorte, die fest und formbeständig ist und für alle Kochmethoden nützlich ist. vom Braten bis zum Maischen und Salaten.
Die Resistenzen bestimmter Krankheiten für diese Sorte sind wie folgt: Diese Sorte ist immun gegen Kartoffelwarze und gegen Hautflecken resistent. Es hat eine gute Beständigkeit gegen PVY, Knollenfäule und Schwarzbeinigkeit sowie eine mäßige Beständigkeit gegen PVA, PVX und Fusarium-Trockenfäule. Es ist als mäßig anfällig für Laubfäule und Blattrollen, es ist auch anfällig für Krusten. [2]
Beschreibung [ edit ]
Gewohnheit: Mittlere Höhe, spätere Verbreitung
Laub: Mittleres bis dunkles Graugrün, in der gesamten Pflanze stark violett
Stiele zahlreich, violett
Blatt starr, offen, leicht gewölbt
Blättchen oval, spitz
Sekundäre wenige
Knospen / Blüten: Knospen groß, rot-violett auf behaarten Stielen, rot-violette Blüten, die zu Weiß verblassen
Das Bergbaugesetz ist der Rechtszweig, der sich auf die gesetzlichen Erfordernisse für Mineralien und Bergbau bezieht. Das Bergbaugesetz deckt mehrere grundlegende Themen ab, darunter das Eigentum an der Mineralressource und wer diese bearbeiten kann. Der Bergbau wird auch durch verschiedene Vorschriften bezüglich der Gesundheit und Sicherheit der Bergleute sowie der Umweltauswirkungen des Bergbaus beeinflusst.
Eigentum [ edit ]
Ein für das Bergbaugesetz zentraler Aspekt des Eigentumsrechts ist die Frage, wer das Mineral "besitzt", so dass es legal aus dem Bergwerk gewonnen werden kann Erde. Dies hängt häufig von der Art des fraglichen Minerals, der Bergbaugeschichte der Gerichtsbarkeit sowie dem allgemeinen rechtlichen Hintergrund und der Behandlung von Grundbesitz ab.
Zum Beispiel werden in vielen Ländern die Rechte auf Gold- und Silberabbau vom Staat beibehalten, da die beiden Metalle in manchen Gesellschaften traditionell als Währung dienten.
Unterstützung [ edit ]
Neben dem Besitz des Minerals kann die Gewinnung auch in der Nähe befindliche Grundstückseigentümer beeinflussen. Subversionen (dramatisch oder subtil) sind die Folge, wenn eine Mine (oder ein ähnliches Gebiet) zusammenbricht oder abfällt, was dazu führt, dass über oder in der Nähe liegende Strukturen mit fallen, oft beschädigt oder zerstört werden. Die Frage der Unterstützungsrechte bestimmt die gesetzlichen Rechte und Beziehungen zwischen den Parteien in diesen Situationen.
Nach Ländern [ edit ]
Das Bergbaugesetz variiert sowohl nach der gesetzlichen Tradition der Gerichtsbarkeit als auch nach der individuellen Rechtsprechung.
Bergrecht im deutschsprachigen Raum [ edit ]
Das Bergbaugesetz in Europa stammt aus dem mittelalterlichen Gewohnheitsrecht. Zumindest ab dem 12. Jahrhundert hatten deutsche Könige Anspruch auf das Abbau von Silber und anderen Metallen, wobei sie Vorrang vor den lokalen Herren hatten. Im späten Mittelalter wurden die Bergbaurechte, bekannt als Bergregal (19459018), vom König an Landherren übertragen. Die Bergbaurechte wurden zunächst mündlich oder schriftlich von Einzelpersonen erteilt. Seit dem frühen 15. Jahrhundert wurde das Bergbaugesetz von Territorialherren in Form von Erlässen oder Verordnungen erlassen (Bergbauverordnungen oder Bergordnungen ), die oft bis zum 19. Jahrhundert in Kraft blieben. Mit dem Bergbaugesetz für die preußischen Staaten von 1865 ( Allgemeines Berggesetz für die preußischen Staaten von 1865 ) wurde eine neue, weitreichende Rechtsgrundlage geschaffen, die mit lokalen Abweichungen in Braunschweig ( 1867), Bayern (1869), Württemberg (1874), Baden (1890) und anderen Ländern. Mit Ausnahme des Königreichs Sachsen, wo ein ähnlich wichtiges Gesetzesgesetz, das Allgemeine Berggesetz des Königreichs Sachsen (19459018), trat am 16. Juni 1868 das Gesetz in Kraft in allen größeren Bundesländern.
Today [ edit ]
In Deutschland gemäß Artikel 74 (1) Nr. Nach dem Grundgesetz des Grundgesetzes unterliegt das Bergbaugesetz dem Gesetz der Gesetzgebung. Der zentrale Rechtsstandard ist das Bundesberggesetz (19459018),
.
In Österreich ist die Rechtsgrundlage dem deutschen Recht ziemlich ähnlich. Das Hauptgesetz seit dem 1. Januar 1999 ist das Mineralrohstoffgesetz (Mineralrohstoffgesetz, 19459019) oder MinroG.
In der Schweiz ist das Bergrecht ein kantonales Unternehmen und unterliegt dem kantonalen Recht.
Das Bergrecht in Liechtenstein beschränkt sich auf wenige Mineralien (metallische Erze, fossile Brennstoffe und verwandte Materialien wie Graphit, Anthrazit, Steinkohle, Braunkohle, Schieferkohle, Asphalt, Bitumen und Mineralöle, Schwefel, Steinsalz und Salzquellen) und werden hauptsächlich von Liechtenstein verwaltet Eigentumsgesetz, Artikel 484 bis 497. Wie in der Schweiz ist der Bergbau in Liechtenstein nicht mehr wichtig, und die Vorschriften des Immobiliengesetzes stellen weitgehend nur Verfahrensvorschriften dar.
Bergrecht in englischsprachigen Ländern [ edit [Bearbeiten]]
Im Gegensatz zum deutschen Bergbaugesetz herrscht in Großbritannien und im Commonwealth das Prinzip des Bergbaus durch Großgrundbesitzer vor. Die Krone beansprucht nur Gold- und Silberreserven. In Ausnahmefällen (z. B. bei geteiltem Landbesitz) können Bergbaurechte an einen Dritten vergeben werden, wobei die Grundbesitzer entschädigt werden müssen. Das Bergbauunternehmen zahlt dem Landbesitzer eine Pacht, eine tote Miete oder eine Lizenzgebühr. Die Rechte an ober- und unterirdischen Mineralien (in der Regel Steinbrüche und Minen) können gesondert vergeben werden.
Das Bergbaugesetz in den Vereinigten Staaten basiert ebenfalls auf dem englischen Gesetz . Der Grundbesitzer ist hier auch Eigentümer aller Rohstoffe in unbegrenzter Tiefe. Der Staat behält jedoch das Recht auf Phosphat, Nitrat, Kaliumsalze, Asphalt, Kohle, Ölschiefer und Schwefel sowie ein Aneignungsrecht (nicht das Eigentum) des Staates für Öl und Gas. Sand und Kies gehören zum Innenministerium.
Bergrecht in französischsprachigen Ländern [ edit ]
In Frankreich und Belgien bildet der Code civil die Grundlage für das Bergbaugesetz.
Siehe auch [ edit ]
Referenzen [ edit
Literatur [ [] []. 19659034] Reinhart Piens, Hans-Wolfgang Schulte, Stephan Graf Vitzthum: Bundesberggesetz. (BBergG). Kommentar. Kohlhammer, Stuttgart, 1983, ISBN 3-17-007505-5.
Raimund Willecke: Die Deutsche Berggesetzgebung. Von den Anfängen bis zur Gegenwart. Glückauf, Essen, 1977, ISBN 3-7739-0210-7.
Eduard Kremer, Peter U. Neuhaus, Gen. Wever: Bergrecht. Kohlhammer, Stuttgart, u. ein. 2001, ISBN 3-17-016287-X
Julius Hesemann ua: Untersuchung und Bewertung von Lagerstätten der Erze, nutzbare Minerale und Gesteine 1). Geologisches Landesamt Nordrhein-Westfalen, Krefeld, 1981, S. 95–105: Abschnitt: Rechtsverhältnisse (Berggesetzgebung) .
Prince Kan'in Kotohito ( 閑 院 宮 宮 載 仁 19 Kan'in-no-miya Kotohito-shinnō 10. November 1865 - 21. Mai 1945) war der sechste Anführer eines Kadettenzweigs der japanischen Kaiserfamilie und Offizier der Laufbahn, der von 1931 bis 1940 Chef des kaiserlichen japanischen Generalstabs war.
Frühe Jahre [ edit ]
Prinz Kotohito wurde am 10. November 1865 als sechzehnter Sohn von Prinz Fushimi Kuniye (1802–1875) in Kyoto geboren. Sein Vater war der zwanzigste Anführer der Fushimi-no-miya, einer der vier Shinnōke-Zweige der kaiserlichen Familie, die den Thron bestreiten konnten, falls die Hauptlinie aussterben sollte. Da die Kindersterblichkeit im kaiserlichen Haupthaus recht hoch war, nahm Kaiser Kōmei, der Vater von Kaiser Meiji, Prinz Kotohito als möglichen Erben an. Prinz Kotohito war somit der adoptierte Bruder von Kaiser Meiji und ein großer Onkel von Kaiser Shōwa und seiner Gemahlin Kaiserin Kōjun.
Prinz Kotohito wurde im Alter von drei Jahren zunächst in den Sambō-in-Monzeki-Tempel geschickt, um als buddhistischer Mönch erzogen zu werden, wurde aber 1872 ausgewählt, um den Kan'in-no-miya, einen weiteren Shinnōke-Haushalt, wiederzubeleben war nach dem Tod des fünften Hauptes, Prinz Naruhito, ausgestorben.
Ehe und Familie [ edit ]
Am 19. Dezember 1891 heiratete Prinz Kotohiko Sanjō Chieko (30. Januar 1872 - 19. März 1947). eine Tochter von Prinz Sanjō Sanetomi. Das Paar hatte sieben Kinder: fünf Töchter und zwei Söhne:
Prinz Kan'in trat der kaiserlichen japanischen Armeeakademie bei Sie wurde 1877 gegründet und 1881 abgeschlossen. Kaiser Meiji schickte ihn 1882 als Militärattaché nach Frankreich, um Militärtaktik und -technologie zu studieren. Er absolvierte 1894 das Army Staff College mit Spezialisierung auf Kavallerie. Er befehligte das 1. Kavallerie-Regiment von 1897 bis 1899.
Prinz Kan'in wurde ein Veteran sowohl des Ersten Chinesisch-Japanischen Krieges (1894–1895) als auch des Russisch-Japanischen Krieges (1904–1905). 1901 wurde er zum Befehlshaber der 2. Kavallerie-Brigade ernannt. Im Jahr 1905 stieg er in den Rang eines Generalleutnants auf und wurde 1906 Kommandeur der 1. Division der IJA sowie der Division Imperial Guard im Jahr 1911. Er wurde zum vollen Rang befördert 1912 wurde er zum Obersten Kriegsrat ernannt. 1919 wurde er zum jüngsten Feldmarschall der kaiserlichen japanischen Armee befördert. [1]
Politische Karriere [ edit
Im Jahr 1921 Prinz Kan'in begleitete den damaligen Kronprinzen Hirohito auf seiner Europareise. Er wurde am 1. Dezember 1931 Chef des kaiserlichen japanischen Generalstabs und übernahm General Kanaya Hanzo.
Während seines Mandats wurde der kaiserlichen japanischen Armee vorgeworfen, viele Hinrichtungen gegen chinesische Zivilisten begangen zu haben, darunter das Nanking-Massaker und der Einsatz chemischer und bakteriologischer Waffen. Chemiewaffen wie Tränengas wurden 1937 nur sporadisch eingesetzt, aber im Frühjahr 1938 begann die kaiserliche japanische Armee mit Niesen- und Übelkeitsgas (rot) und ab Sommer 1939 mit Senfgas (gelb). wurde sowohl gegen Kuomintang-Truppen als auch gegen kommunistische chinesische Truppen eingesetzt. [2] Prinz Kan'in übertrug der Armee die erste Direktive des Kaisers (19459009 rinsanmei ), die am 28. Juli 1937 die Verwendung chemischer Waffen genehmigte Anordnung am 11. September zur Genehmigung des Einsatzes spezieller chemischer Kampfeinheiten nach Shanghai. [3] Am 11. April 1938 wurde in seinem Namen die Richtlinie Nr. 11 erlassen, die die weitere Verwendung von Giftgas in der Inneren Mongolei erlaubte. [4]
Prinz Kan'in, unter anderem in der Armee, widersetzte sich Premier Yonai Mitsumasas Bemühungen, die Beziehungen zu den Vereinigten Staaten und dem Vereinigten Königreich zu verbessern. Er erzwang den Rücktritt von Kriegsminister General Hata Shunroku (1879–1962), wodurch er im Juli 1940 das Kabinett von Yonai stürzte. Der Prinz nahm an den Verbindungskonferenzen zwischen den militärischen Stabschefs und dem zweiten Kabinett von Prinz Konoe Fumimaro ( Juni 1940 - Juli 1941). Sowohl er als auch Generalleutnant Tojo Hideki, der neu eingesetzte Kriegsminister, unterstützten den Tripartitenpakt zwischen dem Kaiserreich Japan, dem nationalsozialistischen Deutschland und dem faschistischen Italien.
Prinz Kan'in zog sich am 3. Oktober 1940 als Chef des Generalstabs zurück und wurde von Sugiyama Hajime abgelöst. Er blieb Mitglied des Obersten Kriegsrates und leitender Berater des Kaisers für Armeeangelegenheiten. Feldmarschall Prinz Kan'in starb am 21. Mai 1945 in Odawara, Kanagawa in der Kan'in-Sommerresidenz, möglicherweise aufgrund einer Infektion, die durch entzündete Hämorrhoiden verursacht wurde, und wurde mit einem Staatsbegräbnis versehen.
Der Prinz war ein starker Befürworter von State Shinto; zusammen mit Kiichiro Hiranuma gründete er den Shintoist Rites Research Council um alle alten Shinto-Riten und -Praktiken zu erforschen. Andere Mitarbeiter waren Kuniaki Koiso, Generalleutnant Heisuke Yanagawa, der die Regie von Taisei Yokusankai führte, und Chikao Fujisawa, Mitglied des Landtages von Japan, der ein Gesetz vorschlug, wonach Shinto als japanische Staatsreligion bekräftigt werden sollte.
Sein einziger Sohn, Prinz Kan'in Haruhito, folgte ihm als siebter und letzter Kopf des Hauses Kan'in-no-miya nach.
Ehrungen [ edit ]
Galerie [ edit ]
HIH Prinzessin Kan'in Chieko
HIH Prinz Kan'in Kotohito mit Prinzessin Yukiko und Prinz Haruhito
HIH Prinz Kan'in Haruhito
HIH Prinzessin Kan'in Chieko mit den Prinzessinnen Shigeko, Hiroko und Hanako
HIH Prinzessin Kan'in Hanako
^ Für General Kanaya Hanzo, den 18. Stabschef der kaiserlichen japanischen Armee, wurde keine Wikipedia-Seite erstellt. Folglich wird durch Klicken auf seinen Namen eine Seite mit der Seite des Generalstabstabs der kaiserlichen japanischen Armee aufgerufen, die eine umfassende Liste aller ihrer Chefs von 1878 bis 1945 enthält.
Referenzen [
] Ammenthorp, Die Generäle des Zweiten Weltkriegs.
^ Yuki Tanaka, Giftgas, die Geschichte, die Japan gerne vergessen würde, Bulletin der Atomwissenschaftler, Oktober 1988, p. 16-17
^ Herbert Bix, Hirohito und die Herstellung des modernen Japan 2001, S. 361.
^ Yoshiaki Yoshimi und S. Matsuno, Dokugasusen Kankei shiryo II, Kaisetsu Jugonen senso gokuhi shiryoshu 1997, S. 27-29.
Florida West International Airways, eine Tochtergesellschaft von Atlas Air Worldwide Holdings, war eine Frachtfluggesellschaft mit Sitz am Miami International Airport. [1] Sie betrieb weltweit Linien- und Charterdienste mit ihren Hauptmärkten in Lateinamerika und der Karibik und den Vereinigten Staaten.
Geschichte [ edit ]
Die Fluggesellschaft wurde 1981 gegründet und war ursprünglich als Florida West Airlines bekannt. Nach der Insolvenz von Chapter 11 im Oktober 1994 wurden ihre Vermögenswerte und Tochtergesellschaften im August 1995 an Florida West International Airways verkauft. Der Betrieb wurde am 12. März 1996 wieder aufgenommen. Im Dezember 2000 erwarb LAN Airlines einen Anteil von 25% an der Fluggesellschaft 66 Mitarbeiter. (Stand Juli 2014). [2]
Am 7. April 2016 erwarb Atlas Air Worldwide Holdings Florida West International Airways. [3]
Abschluss [ edit
Im März 2017 bei Atlas Air Worldwide Holdings (AAWH) schloss Florida West International Airways ab und stornierte die Zulassungsbescheinigungen des Frachtführers. ]
Medien im Zusammenhang mit Florida West International Airways in Wikimedia Commons
P6, NetBurst, Kern, Nehalem, Sandy-Brücke, Ivy-Bridge, Haswell, Broadwell, Skylake, Kaby Lake, Coffee Lake
Name (n) des Kerns
Covington
Mendocino
Coppermine-128
Tamatin-256
Northwood-128
Prescott-256
Cedar Mill-512
Banias Dothan Yonah Merom Conroe . Wolfdale Clarkdale Arrandale Jasper Forest Sandy-Brücke Ivy-Brücke Haswell Broadwell Skylake Kaby Lake Coffee Lake
Socket (s)
Celeron ist ein Markenname, den Intel einer Reihe verschiedener Low-End-Mikroprozessormodelle des Typs IA-32 und x86-64 für Low-Cost-Personen gab alle Computer.
Celeron-Prozessoren sind mit IA-32-Computerprogrammen kompatibel, ihre Leistung ist jedoch normalerweise im Vergleich zu ähnlichen CPUs mit höherpreisigen Intel-CPU-Marken deutlich geringer. Beispielsweise verfügt die Marke Celeron oft über weniger Cache-Speicher oder erweiterte Funktionen, die absichtlich deaktiviert wurden. Diese fehlenden Funktionen können sich variabel auf die Leistung auswirken, sind jedoch oft sehr umfangreich. Während einige der Celeron-Designs eine überraschende Leistung erzielten, wiesen die meisten Celeron-Modelle eine merklich verminderte Leistung auf. [1] Dies war der Hauptgrund für die höheren Kosten anderer Intel-CPU-Marken im Vergleich zu den Celeron-Modellen.
Die erste im April 1998 eingeführte CPU von Celeron basierte auf dem Pentium II. Nachfolgende Celeron-Marken-CPUs basierten auf Pentium III, Pentium 4, Pentium M und Intel Core. Das neueste Celeron-Design (Stand Januar 2017 [update]) basiert auf der siebten Generation der Core i3 / i5 / i7-Serie (Kaby Lake). [2] Dieses Design verfügt über unabhängige Prozessorkerne (CPUs), die jedoch nur 66% ausmachen viel Cache-Speicher als das vergleichbare Angebot von Core i3.
Hintergrund [ edit ]
Als Produktkonzept wurde der Celeron als Reaktion auf Intels Verlust des Low-End-Marktes, insbesondere des Cyrix 6x86, des AMD K6, eingeführt und der IDT-Winchip. Intels bestehendes Low-End-Produkt, der Pentium MMX, war bei 233 MHz nicht mehr leistungsfähig. [3] Obwohl ein schnellerer Pentium MMX eine Strategie mit geringerem Risiko gewesen wäre, hatte die branchenübliche Socket 7-Plattform einen Markt für Konkurrenten-CPUs könnte ein Ersatz für den Pentium MMX sein. Stattdessen verfolgte Intel einen Budget-Teil, der mit seinem High-End-Pentium II-Produkt über die proprietäre Slot 1-Schnittstelle des Pentium II pin-kompatibel war.
Der 9-jährige 80486-Chip, der bis 1998 als Low-End-Prozessor für Laptops fungierte, wurde von der Celeron effektiv getötet.
Intel beauftragte das Marketing-Unternehmen Lexicon Branding, das ursprünglich mit dem Namen "Pentium" ins Leben gerufen worden war, um auch einen Namen für das neue Produkt zu entwickeln. Die San Jose Mercury News beschrieb die Begründungen von Lexicon für den Namen, den sie gewählt hatten: "Celer ist Latein für schnell. Wie in" beschleunigen ". Und "auf". Wie in 'eingeschaltet'. Celeron besteht aus sieben Buchstaben und drei Silben, wie Pentium. Die 'Cel' von Celeron reimt sich mit 'tel' von Intel. "[4]
Der im April 1998 lancierte erste Covington Celeron war im Wesentlichen ein 266-MHz-Pentium II, der überhaupt ohne sekundären Cache-Speicher hergestellt wurde. [5] Covington teilte auch den 80523 Produktcode von Deschutes. Obwohl sie bei 266 oder 300 MHz getaktet waren (Frequenzen um 33 oder 66 MHz höher als die Desktopversion des Pentium w / MMX), hatten die cacheless Celerons Schwierigkeiten, die zu ersetzenden Teile zu schlagen. [3] Bei der ersten Veröffentlichung wurden beträchtliche Stückzahlen verkauft Der Celeron erlangte im Wesentlichen einen starken Ruf bei Intel, aber der Celeron erlangte schnell einen schlechten Ruf sowohl in der Fachpresse als auch bei Computerfachleuten. [6] Das anfängliche Marktinteresse verblasste angesichts seiner schwachen Leistung und seines Umsatzes sehr Auf niedrigem Niveau fühlte sich Intel verpflichtet, so schnell wie möglich einen wesentlich schnelleren Ersatz zu entwickeln. Trotzdem waren die ersten Celerons wegen ihrer flexiblen Übertaktbarkeit und ihres günstigen Preises bei einigen Overclockern sehr beliebt. [3] Covington wurde nur im Slot-1-SEPP-Format hergestellt.
Mendocino [ edit ]
Intel Celeron Mendocino 300 MHz im SEPP-Gehäuse.
Oberseite eines Mendocino-Socket 370-Celeron (PPGA-Paket)
Der Mendocino Celeron, der am 24. August 1998 auf den Markt kam, war die erste im Handel erhältliche CPU, die einen L2-Cache auf dem Chip verwendete. Während Covington über keinen sekundären Cache verfügte, enthielt Mendocino einen L2-Cache von 128 KB, der mit voller Taktrate ausgeführt wurde. Der erste Mendocino-Core-Celeron wurde mit damals bescheidenen 300 MHz getaktet, bot jedoch fast die doppelte Leistung des alten cacheless Covington Celeron bei derselben Taktrate. Um es von den älteren 300 MHz von Covington zu unterscheiden, nannte Intel den Mendocino-Kern Celeron 300A . [7] Obwohl die anderen Mendocino-Celerons (zum Beispiel der 333-MHz-Teil) keinen A hatten, angehängt, nennen manche Leute alle Mendocino-Prozessoren Celeron-A unabhängig von der Taktrate.
Der neue Mendocino-Core-Celeron leistete von Anfang an gute Leistungen. Tatsächlich hielten die meisten Branchenanalysten die ersten in Mendocino ansässigen Celerons für erfolgreich - Die Leistung war ausreichend hoch, um nicht nur mit Rivalen konkurrieren zu können, sondern auch um Käufer von Intels hoch profitablem Flaggschiff Pentium zu überzeugen II. Overclocker stellten bald fest, dass viele Celeron 300A-CPUs bei einem High-End-Motherboard zuverlässig bei 450 MHz laufen konnten. Dies wurde erreicht, indem einfach der FSB-Takt (Front Side Bus) von den üblichen 66 MHz auf den 100 MHz-Takt des Pentium II erhöht wurde, was durch mehrere Fakten unterstützt wurde: Der 440BX-Chipsatz mit nominaler Unterstützung für 100 MHz und entsprechender Speicher hatte dies bereits auf dem Markt, und der interne L2-Cache war toleranter gegenüber dem Übertakten als externe Cache-Chips, die aufgrund ihres Designs bereits mit halber CPU-Geschwindigkeit laufen mussten. Bei dieser Frequenz stand das Budget von Mendocino Celeron im Wettbewerb mit den schnellsten verfügbaren x86-Prozessoren. [7] Einige Motherboards sollten diese Modifikation verhindern, indem der Celeron-Front-Side-Bus auf 66 MHz beschränkt wurde. Overclocker stellten jedoch bald fest, dass das Anbringen von Band über Pin B21 des Celeron-Schnittstellensteckplatzes dies verhinderte und einen Bus mit 100 MHz ermöglichte. [8]
Zu dieser Zeit war der Cache auf dem Chip schwierig herzustellen; vor allem L2, da mehr davon benötigt wird, um ein angemessenes Leistungsniveau zu erreichen. Ein Vorteil des On-Die-Caches ist, dass er mit der gleichen Taktrate wie die CPU arbeitet. Alle anderen Intel-CPUs verwendeten zu dieser Zeit Motherboard- oder Slot-Second-L2-Cache, der sehr einfach herzustellen, billig und einfach auf jede gewünschte Größe zu vergrößern war (typische Cache-Größen waren 512 KB oder 1 MB) Die Leistungseinbußen bei langsamerer Cache-Leistung werden normalerweise mit einer FSB-Frequenz von 60 bis 100 MHz ausgeführt. Der 512-KByte-L2-Cache des Pentium II wurde mit einem Paar relativ hochleistungsfähiger L2-Cache-Chips implementiert, die auf einer speziellen Platine neben dem Prozessor selbst montiert sind und mit der halben Taktrate des Prozessors laufen und über ein spezielles Back-up mit der CPU kommunizieren. Seitenbus. Diese Methode der Cache-Platzierung war teuer und erforderte praktische Beschränkungen für die Cachegröße, ermöglichte jedoch eine höhere Taktung des Pentium II und eine Vermeidung von Front-Side-Bus-RAM / L2-Cache-Konflikten, die typisch für in Motherboards platzierte L2-Cache-Konfigurationen sind. [9]
Im Laufe der Zeit wurden neuere Mendocino-Prozessoren mit 333, 366, 400, 433, 466, 500 und 533 MHz veröffentlicht. Die Mendocino-Celeron-CPU wurde nur für einen Front-Side-Bus mit 66 MHz entwickelt. Dies wäre jedoch kein schwerwiegender Leistungsengpass, wenn die Taktraten höhere Pegel erreichen würden.
Die Mendocino Celerons führten auch neue Verpackungen ein. Als die Mendocinos debütierten, kamen sie in einem Slot 1 SEPP- und einem Socket 370 PPGA-Gehäuse. Das Slot 1-Formular wurde für den Off-Chip-Cache des Pentium II entwickelt und hatte Probleme mit der Montage von Motherboards. Da es sich bei allen Celerons um ein Einzelchip-Design handelt, bestand jedoch kein Grund, das Slot-Gehäuse für L2-Cache-Speicher beizubehalten, und Intel stellte die Slot-1-Variante ein: Ab dem 466-MHz-Teil wurde nur das PPGA-Socket 370-Format angeboten. (Hersteller von Drittanbietern stellten Motherboard-Slot-to-Socket-Adapter (Spitznamen Slotkets) für ein paar Dollar zur Verfügung, wodurch beispielsweise ein Celeron 500 auf einem Slot 1-Motherboard montiert werden konnte.) Eine interessante Anmerkung zum PPGA-Sockel 370 Mendocinos unterstützt symmetrisches Multiprocessing (SMP), und es wurde mindestens ein Motherboard (das ABIT BP6) veröffentlicht, das diese Tatsache ausnutzte.
Der Mendocino kam auch in einer mobilen Variante mit Taktraten von 266, 300, 333, 366, 400, 433 und 466 MHz.
In Intels "Familie / Modell / Stepping" -System sind Mendocino-CPUs Familie 6, Modell 6 und ihr Intel-Produktcode ist 80524. Diese Kennungen werden mit der verwandten Dixon Mobile Pentium II-Variante gemeinsam genutzt.
Coppermine-128 [ edit ]
Celeron Coppermine 128 600 MHz (FC-PGA-Paket)
Unterseite eines Celeron Coppermine 128 600 MHz
Die nächste Generation von Celeron war [Coppermine-128" (manchmal auch bekannt als Celeron II ). Dies war eine Ableitung von Intels Coppermine Pentium III und wurde am 29. März 2000 veröffentlicht. [10] Dieser Celeron verwendete einen Coppermine-Kern, wobei die Hälfte seines L2-Caches ausgeschaltet war, was 128 KByte 4-Wege ergab assoziativer On-Chip-L2-Cache wie beim Mendocino und war anfangs ebenfalls auf eine Front-Side-Bus-Geschwindigkeit von 66 MHz beschränkt. Trotz der halbierten Assoziativität im L2-Cache, die die Trefferquote im Vergleich zum vollständigen Coppermine-Design reduzierte, wurde der 256-Bit-große L2-Cache-Bus beibehalten, was einen Vorteil gegenüber Mendocino und älteren Katmai / Pentium II-Designs bedeutete, die alle einen A / S hatten 64-Bit-Datenpfad zu ihren L2-Caches. [11][12] SSE-Anweisungen wurden ebenfalls aktiviert.
Alle Coppermine-128 wurden im gleichen FCPGA-Sockel 370-Format hergestellt, das auch die meisten Coppermine Pentium III-CPUs verwenden. Diese Celeron-Prozessoren begannen bei 533 MHz und setzten sich durch 566, 600, 633, 667, 700, 733 und 766 MHz fort. Aufgrund der Einschränkungen des 66-MHz-Busses verschlechterte sich die Leistung, da die Taktraten anstiegen. Am 3. Januar 2001 stellte Intel mit der Einführung des 800-MHz-Celeron auf einen 100-MHz-Bus um, was zu einer erheblichen Verbesserung der Leistung pro Takt führte. [13] Alle Coppermine-128-CPUs ab 800 MHz nutzen die 100 MHz Front Side Bus. Es wurden verschiedene Modelle mit 800, 850, 900, 950, 1000 und 1100 MHz hergestellt.
In Intels "Familie / Modell / Stepping" -System gehören Coppermine Celerons und Pentium III zu Familie 6, Modell 8, und ihr Intel-Produktcode lautet 80526.
Tualatin-256 [ edit ]
Ein Tualatin-Kern-Celeron mit 1,2 GHz ( Tualeron ) (FC-PGA2-Paket)
Diese Celeron-Prozessoren wurden veröffentlicht zunächst bei 1,2 GHz am 2. Oktober 2001, [14] basierten auf dem Pentium III "Tualatin" -Kern und wurden mit einem 0,13-Mikrometer-Verfahren für den FCPGA 2 Socket 370 hergestellt. Sie wurden mit "Tualeron" bezeichnet einige Enthusiasten - ein portmanteau der Wörter Tualatin und Celeron. Einige Software und Benutzer bezeichnen die Chips als Celeron-S und beziehen sich auf die Herkunft des Chips mit dem Pentium III-S, dies ist jedoch keine offizielle Bezeichnung. Intel veröffentlichte später 1-GHz- und 1,1-GHz-Parts (deren Namen mit der Erweiterung A versehen wurden, um sie von der Coppermine-128 mit der gleichen Taktrate zu unterscheiden, die sie ersetzten). [15] Ein 1,3-GHz-Chip. startete am 4. Januar 2002 [16] und schließlich ein 1,4-GHz-Chip, der am 15. Mai 2002 (am selben Tag wie der 1,7-GHz-Willamette-Start von Celeron) lancierte, [17] markierte das Ende der Tualatin-256-Linie.
Die signifikantesten Unterschiede zum Pentium III-Tualatin sind ein niedrigerer 100-MHz-Bus und festgelegte 256 KB L2-Cache (während der Pentium III entweder mit 256 KB oder 512 KB L2-Cache angeboten wurde). Die Cache-Assoziativität blieb bei 8-Wege, [18] obwohl das neu eingeführte Daten-Prefetching anscheinend deaktiviert war. [19] Außerdem weist der L2-Cache des Tualatin-256 eine höhere Latenz auf, was die Produktionsausbeute für diese Budget-CPU erhöht. Zitat benötigt Andererseits verbesserte sich diese Stabilität beim Übertakten, und die meisten von ihnen hatten kein Problem, bei 133 MHz FSB für eine erhebliche Leistungssteigerung zu arbeiten.
Obwohl die Tualatin Celeron gegenüber der Coppermine Celeron, die sie verdrängte, eine deutlich verbesserte Leistung bot, wurde sie von AMDs Duron-Budgetprozessor immer noch hart umkämpft. [20] Intel reagierte später mit der Freigabe der Netburst Willamette Celeron, und für einige Zeit wurden Tualatin Celerons hergestellt wird parallel zu ihren auf Pentium 4 basierenden Celerons verkauft.
In Intels "Familie / Modell / Stepping" -System sind Tualatin Celerons und Pentium IIIs Familie 6, Modell 11, und ihr Intel-Produktcode ist 80530.
Auf NetBurst basierende Celerons [ edit ]
Willamette-128 [ edit ]
Diese Celerons wurden für Sockel 478 verwendet Der Willamette Pentium 4-Kern, ein völlig anderes Design als der vorherige Tualatin-Celeron. Diese werden oft als Celeron 4 bezeichnet. Ihr L2-Cache (128 KB) ist nur halb so groß wie der Willamette -basierte Pentium 4 mit 256 KB an L2-Cache, aber ansonsten sind die beiden sehr ähnlich. Mit dem Übergang zum Pentium 4-Kern enthielt der Celeron jetzt SSE2-Anweisungen. Die Möglichkeit, den gleichen Sockel wie der Pentium 4 zu verwenden, bedeutete, dass der Celeron jetzt die Option hatte, RDRAM, DDR-SDRAM oder herkömmliches SDRAM zu verwenden. Willamette Celerons wurden am 15. Mai 2002 zunächst mit 1,7 GHz auf den Markt gebracht und boten eine spürbare Leistungsverbesserung gegenüber dem älteren Tualatin -basierten Celeron-Teil von Tualatin der schließlich einen 1,3-GHz-AMD-Duron übertreffen konnte, der bei AMDs konkurrenzfähiger Budgetprozessor war die Zeit. [21] Am 12. Juni 2002 brachte Intel den letzten Willamette Celeron, ein 1,8-GHz-Modell, auf den Markt. [22] Enthält 42 Millionen Transistoren und hat eine Chipfläche von 217 mm 2 [23]
In Intels "Familie / Modell / Stepping" -Programm gehören Willamette Celerons und Pentium 4 zu Familie 15, Modell 1, und ihr Intel-Produktcode ist 80531.
Northwood-128 [ edit ]
Diese Sockel-478-Celerons basieren auf dem Northwood -Pentium-4-Core und haben ebenfalls 128 KByte L2-Cache. Der einzige Unterschied zwischen dem Northwood-128 -basierten und dem Willamette-128 -basierten Celeron ist die Tatsache, dass es auf dem neuen 130-nm-Verfahren gebaut wurde, das die Düsengröße vergrösserte der Transistor zählt und senkte die Kernspannung von 1,7 V auf der Willamette-128 auf 1,52 V für die Northwood-128 . Trotz dieser Unterschiede sind sie funktional identisch mit dem Willamette-128 Celeron und haben weitgehend die gleiche Taktfrequenz. Die Northwood-128 -Prozessorfamilie wurde ursprünglich als 2-GHz-Core veröffentlicht (ein 1,9-GHz-Modell wurde früher angekündigt, aber nie [24]) am 18. September 2002 veröffentlicht. [25] Seit dieser Zeit Intel hat insgesamt 10 verschiedene Taktfrequenzen zwischen 1,8 GHz und 2,8 GHz veröffentlicht, bevor er von Celeron D übertroffen wurde. Obwohl die Northwood -basierten Celerons erheblich unter ihrem kleinen L2-Cache leiden, wurden einige Taktfrequenzen erzielt Im enthusiastischen Markt bevorzugt, weil sie wie der alte 300A weit über der angegebenen Taktrate liegen können. [1]
In Intels "Family / Model / Stepping" -System Northwood Celerons und Pentium 4s sind Familie 15, Modell 2, und ihr Intel-Produktcode ist 80532.
Prescott-256 [ edit ]
Prescott-256 Celeron D Prozessoren, die am 25. Juni 2004 (19659134) erstmals vorgestellt wurden L1-Cache (16 KB) und L2-Cache (256 KB) im Vergleich zu den vorherigen Willamette- und Northwood-Desktop-Celerons, da sie auf dem Prescott Pentium-4-Kern basieren. [27] [27] ]
Es bietet auch einen 533 MT / s-Bus und SSE3 sowie eine 3xx-Modellnummer (verglichen mit 5xx für Pentium 4s und 7xx für Pentium Ms). Der Prescott-256 Celeron D wurde für Sockel 478 und LGA 775 mit den Bezeichnungen 3x0 und 3x5 von 310 bis 355 bei Taktraten von 2,13 GHz bis 3,33 GHz hergestellt.
Der Intel Celeron D-Prozessor funktioniert mit den Intel 845- und 865-Chipsatzfamilien. Das Suffix D hat eigentlich keine offizielle Bezeichnung und deutet nicht an, dass diese Modelle Dual-Core sind. Sie wird verwendet, um diese Linie von Celeron einfach von der vorherigen, weniger leistungsfähigen Northwood- und Willamette-Serie zu unterscheiden, und auch von der mobilen Serie, der Celeron M (die auch 3xx-Modellnummern verwendet). [28] Im Gegensatz zum Pentium D, dem Celeron D ist nicht ein Dual-Core-Prozessor.
Der Celeron D war eine wesentliche Leistungsverbesserung gegenüber früheren Celerons auf NetBurst-Basis. Ein von Derek Wilson bei Anandtech.com durchgeführter Test mit verschiedenen Anwendungen zeigte, dass allein die neue Celeron-D-Architektur im Vergleich zu einem Northwood-Celeron im Durchschnitt Leistungssteigerungen von> 10% aufwies, wenn beide CPUs mit demselben Bus und derselben Uhr betrieben wurden rate. [29] Bei dieser CPU wurden außerdem SSE3-Anweisungen und der höhere FSB hinzugefügt, was nur zu diesem beeindruckenden Gewinn beitrug.
Trotz seiner vielen Verbesserungen hatte der Prescott -Kern des Celeron D mindestens einen großen Nachteil - die Wärme. Im Gegensatz zu dem ziemlich coolen Northwood Celeron hatte der Prescott-256 eine TDP von 73 W in der Klasse, was Intel dazu veranlasste, einen komplizierteren Kupferkern / Aluminium-Lamellenkühler für die zusätzliche Wärme einzubauen. [30]
Mitte 2005 hat Intel den Celeron D mit aktivierten Intel 64- und XD-Bits (eXecute Disable) aktualisiert. Die Modellnummern steigen gegenüber der vorherigen Generation um 1 (z. B. 330 wurden 331). Dies gilt nur für LGA 775 Celeron Ds. Es gibt keine Sockel 478-CPUs mit 64-Bit- oder XD-Bit-Funktionen.
In Intels "Familie / Modell / Schritt" -Programm gehören Prescott Celeron Ds und Pentium 4 zu Familie 15, Modell 3 (bis E0) oder 4 (ab E0), und der Intel-Produktcode lautet 80546 oder 80547. abhängig vom Sockeltyp.
Cedar Mill-512 [ edit ]
Basierend auf dem Cedar Mill Pentium 4-Kern wurde diese Version des Celeron D am 28. Mai 2006 lanciert. und setzte das 3xx-Namensschema mit Celeron D 347 (3,06 GHz), 352 (3,2 GHz), 356 (3,33 GHz), 360 (3,46 GHz) und 365 (3,6 GHz) fort. Das Cedar Mill Celeron D ist weitgehend das gleiche wie das Prescott-256, mit Ausnahme des doppelten L2-Cache (512 KB) und eines 65-nm-Fertigungsprozesses. Die Cedar Mill-512 Celeron D ist exklusiv für LGA 775. Die Hauptvorteile der Cedar Mill Celerons gegenüber den Prescott Celerons sind die leicht erhöhte Leistung aufgrund des größeren L2-Caches, höhere Taktraten und geringere Wärmeableitung. Mehrere Modelle haben einen TDP-Wert von 65 W gegenüber Prescott's niedrigstem Angebot von 73 W [31]
In Intels "Familie / Modell / Stepping" -System gehören Cedar Mill Celeron Ds und Pentium 4 zu Familie 15, Modell 6, und ihr Intel-Produktcode lautet 80552. Celerons auf Kernbasis [ edit ]
Conroe-L [ edit ]
Celeron 420 (Conroe-L, 1,6 GHz)
Der Conroe-L Celeron ist ein Single-Core-Prozessor, der auf der Core-Mikroarchitektur aufgebaut ist und daher wesentlich niedriger als die Cedar Mill Celerons getaktet wird, aber immer noch übertrifft. Es basiert auf dem 65-nm-Conroe-L-Kern [32] und verwendet eine Modellnummernfolge von 400 Serien. [33] Der FSB wurde in dieser Generation von 533 MT / s auf 800 MT / s erhöht, und der TDP-Wert von 65 W auf 35 W gesunken. Wie bei Celerons üblich, werden keine Intel VT-x-Befehlsunterstützung oder SpeedStep unterstützt (obwohl Enhanced Halt State (Enhanced Halt State) aktiviert ist. Dadurch können die Celerons den Multiplikator auf 6 × senken und die Kernspannung im Leerlauf verringern ). Alle Conroe-L-Modelle sind Single-Core-Prozessoren für das Value-Segment des Marktes, ähnlich wie der auf AMD K8 basierende Sempron. Die Produktlinie wurde am 5. Juni 2007 eingeführt. [34]
Am 21. Oktober 2007 präsentierte Intel einen neuen Prozessor für seine Intel Essential Series. Der vollständige Name des Prozessors lautet Celeron 220 und ist auf dem D201GLY2-Motherboard gelötet. Mit 1,2 GHz und 512 KByte L2-Cache verfügt er über eine TDP von 19 W und kann passiv gekühlt werden. Der Celeron 220 ist der Nachfolger des Celeron 215, der auf einem Yonah-Kern basiert und auf dem D201GLY-Motherboard verwendet wird. Dieser Prozessor wird ausschließlich auf den Mini-ITX-Boards verwendet, die auf das Marktsegment der Teilwerte abzielen.
Allendale [ edit ]
Intel hat am 20. Januar 2008 die Dual-Core-Prozessorlinie Celeron E1xxx auf den Allendale-Kern auf den Markt gebracht. Die CPU verfügt über 800 MB / s FSB, 65 W TDP und verwendet 512 KB des 2-MB-L2-Cache des Chips, wodurch die Leistung bei Anwendungen wie Spielen erheblich eingeschränkt wird. Zu den neuen Funktionen der Celeron-Familie gehörten der vollständig verbesserte Haltestatus und die erweiterte Intel SpeedStep-Technologie. Die Taktraten reichen von 1,6 GHz bis 2,4 GHz. Es ist kompatibel mit anderen Allendale-basierten CPUs wie Core 2 Duo E4xxx und Pentium Dual-Core E2xxx. [35]
Wolfdale-3M [ edit ]
Die Celeron E3000-Serie beginnt mit E3200 und E3300 wurde im August 2009 veröffentlicht und enthält den Wolfdale-3M-Kern, der in den Pentium Dual-Core E5000-, Pentium E6000- und Core 2 Duo E7000-Serien verwendet wird. Der Hauptunterschied zu Allendale-basierten Celeron-Prozessoren besteht in der Unterstützung von Intel VT-x und einer erhöhten Leistung aufgrund des doppelten L2-Cache von 1 MB.
Celerons in Nehalem [ edit ]
Clarkdale [ edit ]
Mit der Einführung des Desktop Core i3- und Core i5-Prozessors Codename Clarkdale Im Januar 2010 fügte Intel eine neue Celeron-Linie hinzu, beginnend mit der Celeron G1101. Dies ist der erste Celeron, der mit PCI Express und integrierten Grafikkarten auf dem Chip ausgestattet ist. Obwohl derselbe Clarkdale-Chip wie bei der Core i5-6xx-Linie verwendet wird, werden keine neuen Anweisungen für Turbo Boost, HyperThreading, VT-d, SMT, Trusted Execution Technology oder AES unterstützt. Außerdem sind nur 2 MB Cache für die dritte Ebene aktiviert [36]
Jasper Forest [ edit ]
Der Celeron P1053 ist ein Embedded-Prozessor für Socket 1366 aus der Jasper Forest -Familie. Alle anderen Mitglieder dieser Familie sind als Xeon C35xx oder C55xx bekannt. Der Jasper Forest-Chip ist eng mit Lynnfield verwandt und enthält vier Kerne, 8 MB L3 und eine QPI-Schnittstelle. Die meisten davon sind jedoch in der Celeron-Version deaktiviert, sodass ein einzelner Kern mit 2 MB L3-Cache verbleibt.
Sandy Bridge-basierte Desktop-Celerons [ edit ]
Die Sandy-Bridge-basierten Celeron-Prozessoren wurden im Jahr 2011 veröffentlicht. Sie sind LGA 1155-Prozessoren (Single- und Dual-Core-Versionen) mit integrierte Intel HD Graphics GPU und enthält bis zu 2 MB L3-Cache. Turbo-Boost, AVX und AES-NI wurden deaktiviert. Hyper-Threading ist für einige Single-Core-Modelle verfügbar, nämlich G460, G465 und G470.
Ivy-Bridge-basierte Desktop-Celerons [ edit ]
Alle Celerons dieser Generation gehören zur G16xx-Serie. Gegenüber Sandy-Bridge-basierten Celerons sorgen sie für eine Verbesserung der Leistung, da sie um 22 nm schrumpfen und einige kleinere Verbesserungen vorgenommen wurden.
Mobile Celerons [ edit ]
P6-basierte Mobile Celerons [
Mendocino (Mobile) edit ]
Mobile Celeron im BGA2-Paket
Ähnlich wie der Mendocino (Celeron-A): 0,25 μm, 32 KB L1-Cache und 128 KB L2-Cache, verwendet jedoch eine niedrigere Spannung (1,5) –1,9 V) und zwei Energiesparmodi: Schnellstart und Deep Sleep. Verpackt im kleinen 615-poligen BGA2- oder Micro-PGA2-Gehäuse.
Tualatin-256 (Mobile) [ edit ]
Dies waren die ersten Mobile Celerons, die auf dem Tualatin-Kern basieren. Diese unterschieden sich von ihren Desktop-Pendants dadurch, dass die Mobile-Serie sowohl in 100 MHz als auch in 133 MHz FSB angeboten wurde. Wie die Desktop-Tualatins hatten diese Chips einen L2-Cache von 256 KB.
NetBurst-basierte Mobile Celerons [ edit ]
Northwood-256 [ edit ]
Dies sind die Mobile-Celeron-Modelle, die in Laptops verwendet werden . Sie basieren ebenfalls auf dem Northwood-Kern und verfügen über einen 256-KB-L2-Cache. Diese Celeron-Prozessoren waren aufgrund ihrer größeren L2-Cache-Größe deutlich leistungsfähiger als die Desktop-Kollegen. [37] Sie wurden schließlich durch die Marke Celeron M ersetzt, die auf dem Pentium M-Prozessorkonzept basiert.
Mobile Celerons auf Pentium-M-Basis [ edit ]
Banias-512 [ edit ]
] Die Marke Celeron M basiert auf dem Pentium M Banias und unterscheidet sich von ihren Eltern dadurch, dass sie die Hälfte des L2-Caches besitzt und nicht die uhrvariable SpeedStep-Technologie unterstützt. Im Vergleich zum Pentium M ist die Leistung ziemlich gut, aber die Lebensdauer eines Celeron M-Notebooks ist spürbar kürzer als bei einem vergleichbaren Pentium M-Notebook.
Ein auf dem Celeron M-Prozessor basierendes System verwendet möglicherweise nicht den Markennamen Centrino, unabhängig davon, welche Chipset- und Wi-Fi-Komponenten verwendet werden.
In Intels "Familie / Modell / Stepping" -System gehören Banias Celeron Ms und Pentium Ms zur Familie 6, Modell 9, und ihr Intel-Produktcode lautet 80535.
Shelton [ edit ]
Der Shelton -Kern ist ein Banias-Kern ohne jeglichen L2-Cache und SpeedStep. Es wird in Intels Motherboard D845GVSH mit kleinem Formfaktor verwendet, das für asiatische und südamerikanische Märkte bestimmt ist. Der Prozessor identifiziert sich selbst als "Intel Celeron 1.0B GHz", um ihn von den vorherigen Coppermine-128- und Tualatin 1.0-GHz-Prozessoren zu unterscheiden.
Das Shelton'08 ist eine Basisplattform für ein kostengünstiges Notebook, das im Januar 2008 von Intel herausgebracht wurde. Die Plattform verwendet die Single-Core-Diamondville-CPU von Intel mit einer Taktfrequenz von 1,6 GHz und einem FSB von 533 MB / s und einem Stromverbrauch von 3,5 W. Der Gesamtverbrauch der Plattform liegt bei etwa 8 W, was einer Akkunutzungszeit von 3 bis 4 Stunden entspricht. Die Plattform besteht aus einem 945GSE-Chipsatz, der integrierte DirectX 9-Grafikkarten enthält und Single-Channel-DDR2-Speicher unterstützt. Ein 802.11g-WLAN-Modul, ein USB / PATA-Port-SSD (Solid State Drive) und ein 7- oder 8-Zoll-Panel runden die Plattform in der Regel ab.
Dothan-1024 [ edit ]
Ein 90-nm-Celeron M mit der Hälfte des L2-Caches des [90] Dothan Pentium Ms (zweimal der L2-Cache) der 130-nm-Celeron-Ms), und wie beim Vorgänger fehlt SpeedStep. Die erste Celeron Ms, die das XD-Bit unterstützt, wurde im Januar 2005 veröffentlicht. Im Allgemeinen werden alle Celeron M, die danach veröffentlicht werden, das XD-Bit unterstützt. Es gibt auch eine 512-KB-Niederspannungsversion, die in den frühen ASUS Eee PC-Modellen verwendet wurde.
In Intels "Familie / Modell / Steppen" -System sind Dothan Celeron Ms und Pentium Ms Familie 6, Modell 13, und ihr Intel-Produktcode ist 80536.
Yonah[edit]
The Celeron M 400-series is a 65 nm Celeron M based on the single-core Yonah chip, like the Core Solo. Like its predecessors in the Celeron M series, this Celeron M has half of the L2 cache (1 MB) of Core Solo and lacks SpeedStep. This core also brings new features to Celeron M including a higher front side bus (533 MT/s), SSE3 instructions. September 2006 and January 4, 2008 mark a discontinuation of many Celeron M branded CPUs.[38]
Core-based Mobile Celerons[edit]
Merom-L [edit]
The Celeron M 523 (933 MHz ULV), M 520 (1.6 GHz), M 530 (1.73 GHz), 530 (1.73 GHz), 540 (1.86 GHz), 550 (2.0 GHz), 560 (2.13 GHz), 570 (2.26 GHz) [39] are single-core 65 nm CPUs based on the Merom Core 2 architecture. They feature a 533 MT/s FSB, 1 MB of L2 cache (half that of the low end Core 2 Duo's 2 MB cache), XD-bit support, and Intel 64 technology, but lack SpeedStep and Virtualization Technology. Two different processor models are used with identical part numbers with the same part numbers, single-core Merom-L with 1 MB cache and dual-core Merom with 4 MB L2 cache that have the extra cache and core disabled. Celeron M 523, M 520 and M 530 are Socket M based, while Celeron 530 through 570 (without M) are for Socket P. January 4, 2008 marked the discontinuation of Merom CPUs.[38]
Merom-2M [edit]
The Celeron 573 (1 GHz, ULV), 575 (2 GHz) and 585 (2.16 GHz) are based on the Merom-2M core with only one core and 1 MB L2 cache enabled. They are similar to the Merom and Merom-L based Celerons but have a faster 667 MT/s FSB.
The Celeron T1xxx processors are also based on the Merom-2M chips but have both cores enabled. The earlier T1400 (1.73 GHz) and T1500 (1.86 GHz) versions have a 533 MT/s FSB and 512 kB L2 cache, while the more recent T1600 (1.66 GHz) and T1700 (1.83 GHz) versions have 667 MT/s and 1 MB L2 cache enabled but come with a lower clock frequency.
Penryn-3M[edit]
At the same time as the dual-core Merom-2M, Intel introduced the first 45 nm Celeron processor based on the Penryn-3M core with 800 MT/s FSB, 1 MB L2 cache and one core enabled. This includes the Celeron M 7xx Consumer Ultra-Low Voltage (CULV) series starting at 1.2 GHz and the later Celeron 900 (2.2 GHz).
The initial 45 nm dual-core Celeron processor was released in June 2009 and is also based on Penryn-3M. The Celeron T3000 (1.8 GHz) and T3100 (1.9 GHz) again come with 1 MB of L2 cache enabled and an 800 MT/s FSB. In September 2009, Intel also started the dual-core CULV Celeron SU2000 series, again with 1 MB L2 cache. Despite the similar name, they are very different from Pentium SU2000 (with 2 MB L2 cache and one active core) and Pentium T3000 (based on the 65 nm Merom processor).
Nehalem-based Mobile Celerons[edit]
Arrandale[edit]
The Arrandale-based Celeron P4xxx and U3xxx lines are low-end versions of the Pentium P6xxx and U5xxx lines, originally released as the mobile dual-core lines of Core i3/i5/i7. Like the Clarkdale-based Celeron G1xxx, they use 2 MB of L3 cache, which is the amount that the earlier "Penryn" based CPUs used in the Pentium brand as their L2 cache. Like all Arrandale processors, the Celeron P4xxx and U3xxx use an integrated graphics core.
Sandy Bridge-based Mobile Celerons[edit]
The Celeron B8xx processors released in 2011 follow the Arrandale line. They are Dual-Core processors with integrated graphics and use the same chips as the Pentium B9xx and Core i3/i5/i7-2xxx mobile processors, but with Turbo-Boost, Hyper-Threading, VT-d, TXT and AES-NI disabled and the L3 cache reduced to 2MB.
Dual processor support[edit]
As a budget processor, the Celeron does not support a dual processor configuration using multiple CPU sockets, however it has been discovered that multiprocessing could be enabled on Slot 1 Celeron processors by connecting a pin on the CPU core to a contact on the processor card's connector.[40] In addition, Mendocino Socket 370 processors can use multiprocessing when used on specific dual Slot 1 motherboards by using a slot adapter.[citation needed] The unofficial SMP support was removed in the Coppermine Celerons, and dual-socket support is now limited to higher-end Xeon server-class processors. Conroe/Allendale based Celeron processors and later support multiprocessing using multi-core chips, but are still limited to one socket.
The ABIT BP6 motherboard also allows 2 Mendocino Socket 370 Celeron processors to operate in a Symmetric multiprocessing (SMP) configuration without any modification to the CPUs or the motherboard.
See also[edit]
References[edit]
^ abSchmid, Patrick (October 16, 2002). "The New Generation Is Here: Celeron 2.0 GHz, with 0.13 µm". Tom's Hardware Guide. Retrieved July 30, 2007.
^ abcPabst, Thomas (April 16, 1998). "CPU Performance from Socket 7 to Slot 1". Tom's Hardware Guide. Archived from the original on February 4, 2013. Retrieved July 30, 2007.
^Cassidy, Mike (April 15, 1998). "Lexicon puts names on new technology". San Jose Mercury News.
^Slater, Michael (May 27, 1998). "Microprocessors have PCs humming". EE Times. Retrieved July 30, 2007.
^Zisman, Alex (June 1998). "Say No to Celeron". Canadian Computer Wholesaler. Retrieved July 30, 2007.
^ abPabst, Thomas (August 24, 1998). "Big CPU Shoot Out: Intel Launches New Celeron with Mendocino Core and Pentium II 450". Tom's Hardware Guide. Archived from the original on February 4, 2013. Retrieved July 30, 2007.
^Thomas Pabst. "How to Get All 66 MHz Slot 1 CPUs Running 100 MHz". Tom's Hardware.
^Joch, Alan (30 April 2001). "Buses: Front-side and backside". ITworld.com. Archived from the original on May 2, 2001. Retrieved July 30, 2007.
^Hachman, Mark (29 March 2000). "Intel launches Celerons with SIMD instruction-set extensions". My-ESM. Archived from the original on September 27, 2007. Retrieved July 31, 2007.
^Lal Shimpi, Anand (January 3, 2001). "Intel Celeron 800: The first 100 MHz FSB Celeron". AnandTech. Retrieved July 30, 2007.
^Sigvartsen, Ana (October 2, 2001). "Intel's Celeron reaches 1.2 GHz". Infosatellite.com. Archived from the original on October 12, 2007. Retrieved July 31, 2007.
^Sigvartsen, Ana (7 December 2001). "Intel's Celeron gets major power boost". Infosatellite.com. Archived from the original on 12 October 2007. Retrieved 31 July 2007.
^Sigvartsen, Ana (4 January 2002). "Intel launches Celeron 1.3 GHz". Infosatellite.com. Archived from the original on 12 October 2007. Retrieved 31 July 2007.
^Sigvartsen, Ana (16 May 2002). "Intel launches Celeron with new core". Infosatellite.com. Archived from the original on 12 October 2007. Retrieved 31 July 2007.
^"Data Prefetch Logic - What is it Worth?". www.realworldtech.com. Retrieved April 4, 2018.
^Völkel, Frank; Töpelt, Bert (January 3, 2002). "Intel vs. AMD: Celeron 1300 vs. Duron 1200". Tom's Hardware Guide. Retrieved July 31, 2007.
^Schmidt, Patrick (May 15, 2002). "Good Old Newbie: Intel's 1.7 GHz Celeron for Socket 478". Tom's Hardware Guide. Retrieved July 30, 2007.
^Sigvartsen, Ana (13 June 2002). "Intel pushes Celerons to 1.8 GHz". Infosatellite.com. Archived from the original on 12 October 2007. Retrieved 30 July 2007.
^Sigvartsen, Ana (17 June 2002). "Intel plans faster 0.13-micron Celeron". Infosatellite.com. Archived from the original on 12 October 2007. Retrieved 30 July 2007.
^Sigvartsen, Ana (19 September 2002). "Intel launches new Celeron, updates prices". Infosatellite.com. Archived from the original on 6 October 2007. Retrieved 30 July 2007.
^Shilov, Anton (25 June 2004). "Intel Officially Launched Celeron D Processors". X-bit labs. Archived from the original on 30 September 2007. Retrieved 31 July 2007.
^Gavrichenkov, Ilya (25 June 2004). "Intel Celeron D CPU: Budget Processors from Intel Acquire Prescott Core". X-bit labs. Archived from the original on 7 August 2007. Retrieved 31 July 2007.
^Kowaliski, Cyril (May 16, 2006). "65 nm Celeron Ds coming May 28 ". The Tech Report. Retrieved July 31, 2007.
^Huynh, Anh (20 September 2006). "Intel "Conroe-L" Details Unveiled". DailyTech. Archived from the original on 21 January 2012. Retrieved 23 September 2006.
^Visionary (February 13, 2007). "Intel Adds Cheapest Celeron 420 In June". VR-Zone. Retrieved February 20, 2007.
^"Pentium Dual-Core E1000, Celeron 400, P35 und G33 starten offiziell". Heise News Ticker (in German). June 5, 2007. Retrieved June 13, 2007.
^"Intel Preps Dual-Core Celeron Processors". 11 October 2007. Archived from the original on 4 November 2007. Retrieved 12 November 2007.
^Filatova, Anna (25 June 2002). "New Mobile Celeron on Northwood-256 Core". X-bit labs. Archived from the original on 27 September 2007. Retrieved 13 March 2007.
^ ab"Intel to discontinue older Centrino CPUs in Q1 08". TG Daily. Archived from the original on November 2, 2007. Retrieved October 1, 2007.
^Kawada, Tomohiro. "Try to The Dual Celeron System". Archived from the original on February 10, 2001. Retrieved November 1, 2009. Retrieved with the Internet Archive Wayback Machine.
